PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-167191

(43) Date of publication of application: 02.07.1993

(51)Int.CI.

H01S 3/18

(21)Application number: 03-353614

(71)Applicant: FURUKAWA ELECTRIC CO LTD:THE

(22)Date of filing:

18.12.1991


(72)Inventor: KASUKAWA AKIHIKO

(54) BURIED TYPE SEMICONDUCTOR LASER ELEMENT

(57)Abstract:

PURPOSE: To obtain a buried type semiconductor laser element wherein reliability is not decreased in the case of high temperature driving.

CONSTITUTION: Current blocking layers 9, 10 which constrict a current by a PN reverse junction of a semiconductor layer are formed on both sides of a first ridge mesa 8 constituted by laminating an active layer 4 on a semiconductor substrate 2, and in the lamination direction of the active layer 4, and a semiinsulative layer 13 is formed on both sides of a second ridge mesa 11 formed of at least the current blocking layers 9, 10 and the first ridge mesa 8, and in the lamination direction of the current blocking layers 9, 10.



LEGAL STATUS

[Date of request for examination]

18.03.1997

[Date of sending the examiner's decision of

29.06.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(18)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特計出額公開番号

特開平5-167191

(48)公開日 平成5年(1998)7月2日

(51)Int.CL* H 0 1 S 8/18

後別配号 庁内整理番号 9170—4M

F I

技術表示個所

審査請求 未請求 請求項の数 ((全 8 頁)

(21)出原帝号

特取平3-353614

(22)出版日

平成8年(1991)12月18日

(71)出題人 000005290

古阿爾瓦工業株式会社

東京都千代田区丸の内2丁目6番1号

(72)発明者 和川 秋彦

東京都千代田区丸の内2丁目8番1号 古


河尾筑工业株式会社内

(54)【発明の名称】 埋め込み型半導体レーザ素子

(57)【要約】

【目的】 高温駆動の際にも信頼性が低下しない埋め込み型半導体レーザ素子を提供する。

【構成】 半導体基板2上に活性層4が積層されて成る第1のリッジメサ8の両側で、且つ活性層4の積層方向に半導体層のp-n逆接合により電流狭窄を行う電流阻止層9,10が設けられ、少なくとも電流阻止層9,10、および第1のリッジメサ8で形成された第2のリッジメサ11の両側で、且つ電流阻止層9,10の積層方向に半絶縁層13が設けられていることを特徴とする。



【特許誌求の範囲】

【請求項 1】 半導体基板上に活性層が移層されて成る第1のリッジメサの両側で、且つ前記活性層の移層方向に、半導体層のp-n逆接合により電流狭窄を行う電流阻止層が設けられ、少なくとも前記リッジメサの両側で、且つ前記電流阻止層で形成された第2のリッジメサの両側で、且つ前記電流阻止層の移層方向に、半絶縁層が設けられていることを特徴とする理め込み型半導体レーザ素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、光通信用の光源として 用いられる埋め込み型半降体レーザ素子の改良に関する ものである。

[00002]

【従来技術】光通信用の光源として用いられる半導体レーザ素子は、高速変調、および低容量化が望まれているが、これらの特性を満足する半導体レーザ素子の構造としては、埋め込み型(BH構造)の半導体レーザ素子が一般的である。

【0003】図2に従来から一般的に提案されている埋め込み型半導体レーザ素子14を示す。本図の埋め込み型半導体レーザ素子14は、n型の1nPより成る半導体を15上に、n型の1nPより成るバッファ層16と、ノンドーブのGaInAsPより成る活性層17(エネルーパンドギャップ波長=1、3μm)と、1nPより成るクラッド層18,19と、GaInAsより成るコンタクト層20とが、有機金属気相成長法(MOCVD法)等のエピタキシャル成長法により順次積層されている。クラッド層18の上端からパッファ層16に至までエッチングが施された箇所にp型の1nPより成る電流阻止層21と、n型の電流阻止層22とが設けら

れ、電流阻止層21,22、クラッド層19、およびコンタクト層20の一部には、素子の低容量化を図るために溝23が形成されており、溝23の内面、およびコンタクト層20上にはSiO2より成る絶縁限24が設けられている。

[0004]

【発明が解決しようとする課題】しかしながら従来の埋め込み型半導体レーザ素子14においては以下に示すような問題点があった。即ち、絶縁膜24が設けられた溝23が活性層17の近傍に形成されており、且つ活性層17と絶縁膜24との熱膨張係数が異なるため、活性層17に応力が加わって活性層17が歪んでしまい、その結果、埋め込み型半導体レーザ素子14の長期信頼性を低下させていた。

[0005]

【発明の目的】本発明は前記問題点に鑑みなされたものでその目的とするところは、高温駆動の際にも信頼性が低下しない埋め込み型半路体レーザ素子を提供する。

[0006]

【課題を解決するための手段】前記目的を達成するための本発明の構成は、半導体基板上に活性層が経層されて成る第1のリッジメサの両側で、且つ前記活性層の経層方向に、半導体層のp-n逆接合により電流狭窄を行う電流阻止層が設けられ、少なくとも前記リッジメサ、および前記電流阻止層で形成された第2のリッジメサの両側で、且つ前記電流阻止層の経層方向に、半絶縁層が設けられていることを特徴とする。

['00'07']

【作用】本発明によれば、活性層と無膨張係数の異なる 絶縁膜を有する溝が、活性層近傍に形成されていないの で、高温駆動させた際にも活性層に応力が加わらなくな り、活性層が歪まなくなる。

[.00:08]

【実施例】本発明の実施例を図を参照して詳細に説明する。

【0009】図1は本発明の一実施例を示す断面図であ る。本図の埋め込み型半導体レーザ素子1は、厚さ35 **□μmでn型の!nPから成る半導体基板2上に、厚き** 1 μmでn型の Ln Pから成るバッファ暦3と、厚さ D. 1 umでノンドープのGeInAsPから成る活性 層4(エネルギーバンドギャップ波長1. 3 pm) と、 厚さO. 5 μmで p型の l n Pから成るクラッド層5 と、厚さ2 μ mで p型の l n Pから成るクラッド層 6 と、厚さD、3 μ mで p型のGe In A s から成るコン タクト層7とが、有機金属気相成長法(MOCVD法) 等のエピタキシャル成長法により順次秩程されており、 活性層4の表面からバッファ層3に至までエッチングが 施されて形成された第1のリッジメサ8の両側には、厚 さ2 µ mで p型の 1 n P から成る電流阻止層 9 と、厚さ 1 μ m で n 型 の l n P から成る電流阻止層 1 ロとが設け られている。さらに、コンタクト層での表面からバッフ ァ暦3に至までエッチングが施されて形成された第2の リッジメサ11の両側には、厚さO、ファmでn型のI nP暦12、および厚さ3µmでFeがドープされた」 nP、又はポリイミドより成る半絶縁層13とが設けら れている.

【0010】本構造によれば、半導体層のp-n逆接合を用いた電流阻止層9,10により電流狭窄を行っているので、低しきい値駆動が可能であり、また、埋め込み型半導体レーザ素子1の低容量化の方法としては、第2のリッジメサ11の両側に設けられた半絶縁層13により実現されている。

【 0 0 1 1】次に、埋め込み型半導体 レーザ素子 1 の製造方法を説明する。

【00.12】先ず、半路体基板2上に、バッファ層3 と、活性層4と、クラッド層5とを有機金属気相成長法 (MO CV D法)等のエピタキシャル成長法を用いて順 次積層する。-(1) 次に、クラッド屋5上にマスクを形成した後、公知のフォトリソグラフィにより活性層4の表面からパッファ層3に至までエッチングを施し、幅約1.5μmの第1のリッジメサ8を形成する。-(2)

【0013】続いて、活性層4上にSiO2より成るマスクを形成した後、エッチングを施した箇所に電流阻止層9を形成した後、さらに電流阻止層10を活性層4の 被層面と等しくなるまで選択成長する。-(3)

さらに、マスクを除去した後、活性層 4 と電流阻止層 1 ロ上に、2回目の有機金属気相成長法等によりクラッド 層 6 と、コンタクト層 7 とを順次積層する。 - (4)


【0014】次に、コンタクト層7上にマスクを形成した後、公知のフィトリソグラフィによりコンタクト層7の表面からバッファ層3に至までエッチングを施し、幅約5~20µmの第2のリッジメサ11を形成する。- (5)

続いて、コンタクト層 7上にSiO2 より成るマスクを 形成した後、エッチングを施した箇所に3回目の有機金 属気相成長法等により半絶縁層13とInP層12とを 順次稜層して埋め込み型半導体レーザ素子1を完成させ る。~(6)

尚、半絶縁層13がポリイミドの時は、エピタキシャル 成長法による連続成長は行わない。また、上記作成方法 において、(6)の工程を(3)の工程の次に行ってもよ い。

【0015】尚、各半導体層の膜厚は本実施例に限定されるものではなく、また活性層4も本実施例のようなパルク構造ではなく、重子井戸構造、あるいは歪重子井戸構造であってもよい。本実施例の埋め込み型半導体レー

[図1]



ザ素子 1 によれば、活性層4と熱態張係数の異なる絶縁 脚を有する薄が、活性層4の近傍に設けられていないの で、高温で駆動させた際にも活性層4に応力が加わわら なくなり、信頼性が低下しなくなる。

[0016]

【発明の効果】本発明の埋め込み型半導体レーザ素子によれば、活性層と熱膨張係数の異なる絶縁膜が形成された溝が、活性層の近傍に設けられていないので、高温駆動させた際にも活性層に応力が加わらなくなり、活性層は歪まなくなる。従って、高温駆動の際にも埋め込み型半導体レーザ素子の信頼性が低下しなくなる。

【図面の簡単な説明】

【図1】図1は本発明の一実施例を示す断面図である。 【図2】従来例を示す断面図である。

【符号の説明】

- 1 埋め込み型半導体レーザ素子
- 2 半漢体基板
- 3 パッファ層
- 4 活性層
- 5 クラッド層
- 6 クラッド層
- 7 コンタクト層
- 8 第1のリッジメサ
- 9 電流阻止層
- 10 電流阻止層
- 11 第2のリッジメサ
- 12 In P層
- 13 半絶縁層

[2]

